Zobraziť predchádzajúcu tému :: Zobraziť nasledujúcu tému |
Autor |
Správa |
Krasomil Hifista
Založený: 14 február 2007 Príspevky: 117
|
Zaslal: Pi október 31, 2008 20:56:56 Predmet: |
|
|
SPDIF sam o sobe je pomerne nestastne reseni pro audio a je treba s nim zachazet velmi delikatne aby vysledek za neco stal. Dukazem budiz obecne znamy fakt, ze digitalni vystupy ruznych prehravacu (byt se stejnymi daty) hraji ruzne. Pro diy dac bude tento prepinac jiste dostacovat, koncepcne je vsak zapojeni spatne. |
|
Návrat hore |
|
|
dhaman Hifista - pokročilec
Založený: 07 marec 2008 Príspevky: 441 Bydlisko: Banska Bystrica
|
Zaslal: Pi október 31, 2008 21:17:53 Predmet: |
|
|
Tak idem si po pivko bude zabava... sorry sa _________________ OB 4 pasmo aktiv 15" H frame ala linkwitz | rpi4 moode + CamillaDSP | ESI GIGAPort eX | 4x Hypa10
pasiv CW DAC1 - HYPA17 - KEF LS50 meta |
|
Návrat hore |
|
|
milandks Hifista - pokročilec
Založený: 19 máj 2007 Príspevky: 466
|
Zaslal: Pi október 31, 2008 21:36:08 Predmet: |
|
|
a co je pricinou ?, nekvalitny, pripadne prenosovou cestou zdeformovany digitalny signal?, ten sa da predsa recoverovat ....
zaujimavym prikladom je pouzitie AD8611
PR: http://www.ettnet.se/~tobias/diy/sch.png
to krasomil: povodne zamyslane zapojenie je natolko jednoduche ze naozaj v DYI je pomerne lahko aplikovatelne ... co sofistikovanejsie odporucas?
istym "ne-automatickym" este jednoduhsim riesenim by bolo vyuzit vlastnost 8416ky a externym prepinacom zapojenym na vstup S0 ( pin 19 ) ovladat jej vnutorny prepinac a tak sa vyhnut urcitej degradacii signalu tym automatickym mechanickym relatkovym prepinacom ... |
|
Návrat hore |
|
|
FILIPAUDIO Hifista - pokročilec
Založený: 10 február 2007 Príspevky: 395
|
Zaslal: Pi október 31, 2008 22:28:52 Predmet: |
|
|
Použil bych dva sledovače, jeden prosignál a z druhého bych po galvanickém oddělení třeba optočlenem bral signál pro nějakou logiku.
U té 8416 pro jakékoliv logické vstupy i výstupy použij také optočleny, ulehčíš si tím život. Třeba až budeš na výstup převodníku dávat relé na MUTE, protože v případě kdy tam pustíš DTS z DVD přehrávače tak z výstupu poleze pěknej bordel
Použij pro to oba správně nastavené výstupy ERROR. |
|
Návrat hore |
|
|
L.V. Hifista - zaslúžilec
Založený: 14 september 2007 Príspevky: 730 Bydlisko: Bratislava - Rača
|
Zaslal: Pi október 31, 2008 22:35:56 Predmet: |
|
|
milandks napísal: | prepinac je podla zapojenia autora navrhovany tak aby co najmenej zatazoval prenosovu cestu signalu, ktorej imedancia je 75Ohm, na detekciu je pouzity kapacitny nasobic napatia, ktore je nasledne vyhodnotene jednoduchou logikou s bistabilnym rele ... takze preco si myslis ze je to marne usilie ?
to L.V. : pls mas uz nejake konkretne vysledky v praxi, su s tym nejake problemy?
milan |
Zatial nie. _________________ Tam, kde leží Little Big Horn ... |
|
Návrat hore |
|
|
milandks Hifista - pokročilec
Založený: 19 máj 2007 Príspevky: 466
|
|
Návrat hore |
|
|
milandks Hifista - pokročilec
Založený: 19 máj 2007 Príspevky: 466
|
Zaslal: Ne november 02, 2008 23:51:11 Predmet: |
|
|
zakladna schema vstupneho modulu s CS8416, ktora sa este mierne upravi ... |
|
Návrat hore |
|
|
milandks Hifista - pokročilec
Založený: 19 máj 2007 Príspevky: 466
|
Zaslal: Ut november 04, 2008 11:38:09 Predmet: |
|
|
inspiracia ako spravit kvalitny recovery clock pre DAC
( autor Jos van Eijndhoven )
How to ... PIC Software PLL for clock recovery
By browsing the net, it seems hard to find examples on how to implement a good PLL with a PIC microcontroller. Let me try to explain how I did so, and just discuss the global concept: your own PLL design would probably anyhow be somewhat different. Note that I do not intend to explain here how PLLs in general work: that is not quite easy, and beyond the scope of this page.
The goal of a clock recovery PLL is to create a high quality (read: very low jitter) clock signal from a lousy (noisy) input clock. 'Jitter' in a clock signal is the disturbance (error) in the supposedly uniform time period between successive (rising) edges of the clock signal. This 'jitter' has both an amplitude and a frequency aspect to it. To obtain good low-frequency jitter performance, the PLL as drawn above should adjust the VCXO clock frequency only slowly, and then only with small steps. Because we intend adjust the VCXO frequency only at low rate, the PIC has plenty of compute performance to implement a typical PLL low-pass filter.
The PIC operates itself on the clock of the VCXO. The 'dirty' input clock is routed to Timer0 in the PIC, which must be configured to run asynchronously. This Timer0 remains running, once enabled, and the firmware only reacts to the wrap-around moments, as flagged by the 'T0IF'.
The VCXO clock (the PIC internal clock) is passed to Timer1, which also continously keeps counting. The rate at which both counters do wrap-around is configured to be equal, by proper setting of the Timer0 prescaler. Every moment that T0IF gets set, the momentary value of Timer1 is captured. This is preferrably done as 'interrupt service routine', as it is important to have a constant (predictable) delay between the Timer0 wrap-around and the capturing of the Timer1 value. Note that neither counter is allowed to be stopped. If for example -as in my audio application- the VCXO runs at 11.289MHz (which is 256 x 44.1kHz, with 44.1kHz the digital audio sample rate), both counters wrap-around at approximately 43Hz (is 11.289MHz /4 /64K).
The captured value of Timer1 is a measure for the phase relation between both clock signals. (Or more accurate: for the phase relation between the divided-down 43Hz clocks). So at 43 Hz rate, the PIC computes the PLL low-pass filter on this 16-bit captured value, and sends the filtered result to the small serial-DAC to set the VCXO input.
Ina moznost by bola spravit digitalny pamatovy buffer vlozeny medzi prijimac a DAC a nahraty digitalny signal pustat do DAC podla presnych lokalnych hodin ...
Naposledy upravil milandks dňa Št november 06, 2008 16:35:48, celkom upravené 2 krát. |
|
Návrat hore |
|
|
milandks Hifista - pokročilec
Založený: 19 máj 2007 Príspevky: 466
|
Zaslal: St november 05, 2008 20:59:55 Predmet: |
|
|
a takto nejako koncepcne bude vyzerat moj buduci DAC 32-192KHz / 24bit
samostatne zdroje
samostatny prijimac
samostatny DAC
moznost volby I/V bud cez OZ alebo diskretny + moznost zapojit DC servo
moznost volby rezimu bitrate
Naposledy upravil milandks dňa Pi február 06, 2009 20:51:44, celkom upravené 1 krát. |
|
Návrat hore |
|
|
L.V. Hifista - zaslúžilec
Založený: 14 september 2007 Príspevky: 730 Bydlisko: Bratislava - Rača
|
Zaslal: Št november 06, 2008 08:21:19 Predmet: |
|
|
Pozerám, že na tom makáš. Držím palce. _________________ Tam, kde leží Little Big Horn ... |
|
Návrat hore |
|
|
MiSt Hifista
Založený: 14 december 2007 Príspevky: 159 Bydlisko: Žilina
|
Zaslal: Pi február 06, 2009 09:43:21 Predmet: |
|
|
Ahoj,
ako pokračuješ v projekte ? |
|
Návrat hore |
|
|
milandks Hifista - pokročilec
Založený: 19 máj 2007 Príspevky: 466
|
Zaslal: Pi február 06, 2009 20:51:24 Predmet: |
|
|
momentalne sa hrajem so zobrazovanim udajov na LCD 2*16 z 8416ky, udaje o navolenom vstupe a prijimanej frekvencii DAI ... |
|
Návrat hore |
|
|
MiSt Hifista
Založený: 14 december 2007 Príspevky: 159 Bydlisko: Žilina
|
Zaslal: Pi február 06, 2009 21:04:18 Predmet: |
|
|
Aha, takže si prešiel z HW mode CS4816 na ovládanie cez I2C alebo SPI prostredníctvom microprocesora.
Neuvažuješ v tvojom prototype s nejakým ASR (AD1896) ? |
|
Návrat hore |
|
|
milandks Hifista - pokročilec
Založený: 19 máj 2007 Príspevky: 466
|
Zaslal: Pi február 06, 2009 21:06:44 Predmet: |
|
|
skorej ma laka AK4396 |
|
Návrat hore |
|
|
MiSt Hifista
Založený: 14 december 2007 Príspevky: 159 Bydlisko: Žilina
|
Zaslal: Pi február 06, 2009 21:13:24 Predmet: |
|
|
Tak asi nebudem vymýšlať a spravím si tiež na začiatok niečo easy. Neskôr by som chcel sa trochu povenovať SRC4392 ale až keď budú nejaké skúsenosti s S-PDIF, i2s , a vecami okolo toho. |
|
Návrat hore |
|
|
milandks Hifista - pokročilec
Založený: 19 máj 2007 Príspevky: 466
|
Zaslal: Pi február 06, 2009 21:35:50 Predmet: |
|
|
ja sa tiez ucim, mam to v SPI rezime co sa tyka prepojenia uP a CS8416
v HW mode je to ale easy na pokusy ako vysite...o)
m |
|
Návrat hore |
|
|
JTO Hifista - zaslúžilec
Založený: 02 máj 2008 Príspevky: 705 Bydlisko: Winterberg
|
Zaslal: Pi február 06, 2009 22:22:22 Predmet: |
|
|
Jasně, taky něco takovýho plánuju... a snad budu mít i kamaráda, co mi pomůže s programováním... _________________ HIFI je otázkou priorit... |
|
Návrat hore |
|
|
MiSt Hifista
Založený: 14 december 2007 Príspevky: 159 Bydlisko: Žilina
|
Zaslal: Pi február 06, 2009 22:43:17 Predmet: |
|
|
Programovania sa naštastie nemusím obávať , už som niečo robil, ale to hlavne je naštudovať si jednotlivé chipy a ich režimy, či už prijímač alebo DA. |
|
Návrat hore |
|
|
milandks Hifista - pokročilec
Založený: 19 máj 2007 Príspevky: 466
|
Zaslal: So február 28, 2009 14:50:27 Predmet: |
|
|
jednoduchy IV CFB stage |
|
Návrat hore |
|
|
|